Everything On a Chip／高木信一
 |
半年前に書いた「Siプラットホーム」に関するコラムが、予想外に評判がよかったので、若干、その続きを書いてみたい。前回は、現在のSi CMOS一人勝ち状態を実現したのは30年以上に渡って営々と築き続けられてきたSi標準プロセス技術とLSI設計環境（これらを「Siプラットホーム」と呼ぼう）のお陰であるということ、それから、最近逆説的に見えてきたのが、この「Siプラットホーム」に載るものは何でも利用としようというトレンドが現れつつあること、を述べた。
現在、半導体集積回路上にシステム全体を載せてしまうことは、ごく当たり前のことになってきている。デジタル家電用LSIに代表されるSOC（System On a Chip）は、日本の最も得意とする分野である。これを可能にしてきたものは、引き続き進展している素子の微細化により億のオーダーのトランジスタをワンチップ上に載せることが可能になってきたことと、ロジックとメモリあるいはデジタルとアナログ・RFデバイスなどの異種回路群を同一チップ上に集積化できる混載技術の発展である。また、この様な複雑なチップを、IP利用を含めて、短時間で設計しテストすることを可能とする設計環境の進展の寄与も大きい。以上の流れは、情報処理システム全体を一チップ化してしまうこと、すなわち、情報に関わるハードウェアの全てを、シリコンに代表される固体材料の塊に置き換えてしまうということ、へと進んでいく。
デバイス・材料技術の観点では、Si LSIであるにも関わらず、Si以外の材料を投入しようとする動きが活発である。これは、Siのもつ物性の限界を越えることによって、MOSFETの一層の性能・機能向上を実現しようとしているためである。例えば、私達の研究室では、一昨年あたりから、Si上に形成したGeをpMOSFETのチャネルに、 III-V族半導体をnMOSFETのチャネルにするCMOS構造を提案していて、これではSiデバイスを研究する研究室とは言えないなぁ、などと思っているのであるが、最近のSiデバイス系国際会議を見ると、インテル、IBM、IMECなどから、 GeやIII-V MOSFETの研究発表が相次いでおり、新チャネルMOSFETの研究はいよいよ活況を呈してきた感がある。但し、ここでの約束事は、「Siプラットホーム」を使うこと、すなわち (1) 大型かつ標準のSiウェハ（現在、8インチ(200mm)から12インチ(300mm)へ移行中。次は、450mmと言われている）を使う (2) すでに用いられているSi標準工程をできるだけ利用する (3) 汚染などの点で他の工程や装置に影響を与えない ことである。逆に言えば、この約束事に従うならば、新材料も新デバイスも「何でもあり」ということが、非常に重要なポイントである。例えば、最近改めて注目されているLSI光配線技術や、昨年のIEDMで発表されたカットオフ特性に優れるMEMS融合MOSFETなどは、新機能デバイス融合の例といえるだろう。
以上の「ハードウェハシステムを全て固体化」「Siプラットホームに載るならなんでも集積」というトレンドの行き着く先は、どういう世界であろうか？その姿のひとつとして、最近、メモリやロジック、アナログ・RF素子ばかりでなく、センサー、MEMS、光素子、電池（給電システム）、バイオ素子などの様々な異種技術をワンチップ上に載せた、”Everything on a Chip”というコンセプトが現れてきた。このアイデアのベースには、極度に洗練されたLSI集積化技術を最大限活用するならば、狭い意味での半導体集積回路に捉われない、もっと幅広いハードウェハが実現できるに違いない、という発想がある。例えば、自発発電機が載ったシステム、生体融合のシステム、光情報処理・電子情報処理融合システムなどなど、無限の組み合わせがありそうである。
この”Everything on a Chip”実現の上での最大のポイントは、良いアプリケーションであり、新しい付加価値の創造、新しいマーケットの創出であろう。ここでは、ハードウェハに関する深い理解とは異なる、新しいパラダイムの提案能力・時代に対する高い感度などが要求される。工学の研究には、おおまかに分け、二つの方向性があると思う。一つは、自然界における現象を深く理解しエンジニアリングする方向、もう一つは文化活動に代表される人間同士の間で成立する新たな価値を創造しエンジニアリングする方向である。 ”Everything on a Chip”を実現するためには、ハードウェハ研究者がやや苦手な後者の方向性が非常に重要となろう。
諸君は、Si基板上にどんなシステムを、どんなアプリケーションを、どんな夢を描くだろうか？
?
（高木 信一：工学系研究科電子工学専攻・教授）
